FPGA硬件构成详解

文章正文
发布时间:2024-12-06 00:52

CARRY4进位链原理 假设有2个4bit加数:a[3:0],b[3:0] S0~S3为输入端异或,即S=a^b; DI0~DI3为其中1个输入,比如D=a; CIN为上一级CARRY4的进位端; O0为对应bit位加法结果:O=S^CIN=a^b^c,也就是说2输入和CIN有奇数个1时,对应bit输出1,符合加法器原理; CO为加法器进位端,通过上图可知:C0 = ~(a^b)&a+a^b&c;其中c为上一级的进位端,大家可以列一个真值表,发现其可实现加法器的进位端输出,只是不是我们常用的化简公式而已。